PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-078243

(43) Date of publication of application: 19.03.1990

(51)Int.CI.

H01L 21/68

(21)Application number: 63-230578

(71)Applicant: FUJITSU LTD

(22)Date of filing:

14.09.1988

(72)Inventor: KIRISAKO TADASHI


TANI HIROMICHI SOMA NORIKO

SHIGEMI NOBUHISA MIYAZAKI TAKAYUKI

(54) CONTINUOUS PROCESSING SYSTEM FOR SEMICONDUCTOR SUBSTRATE

(57) Abstract:

PURPOSE: To obtain the system suitable for the production of multi-kind parts in small quantities by a method wherein, in addition to a plurality of product processing sections of the same type, sets of them are provided, the latter is coupled to a conveying mechanism; and the conveying mechanism, a stocker and an inspection device are coupled with one another. CONSTITUTION: Product processing parts 4-11, 4-12,... and 4-21, 4-22,... are coupled to a conveying mechanism 2 through the intermediary of interface parts 5-11, 5-12,... and 5-21, 5-22,.... An intrinsic number is given to the wafer which is not shown in the diagram, and after the prescribed treatment process has been defined in a transfer control part 8, the wafer is transferred to a certain part of the product processing part 5 by the conveying mechanism 2, and the initial processing is conducted on the wafer. Then, the wafer is conveyed by the conveying mechanism 2, and it is transferred to an inspection device 7. When the wafer is non-defective, it



is transferred to the conveying mechanism 2, it is temporarily housed in a stocker 6 according to the condition of the product processing part, or an instruction is given for transfer to the product processing part where next process will be conducted. Through these procedures, a continuous processing suitable for the production of multikind parts in small quantities can be conducted.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

, [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑫ 公 開 特 許 公 報 (A) 平2-78243

®Int. Ċl. ⁵

識別記号 庁内整理番号 @公開 平成2年(1990)3月19日

H 01 L 21/68

Α 7454-5F

審査請求 未請求 請求項の数 4 (全7頁)

❷発明の名称			半導体基板の連続処理システム					
							63-230578 63(1988) 9月14日	
⑫発	明	者	桐	迫		Œ	神奈川県川崎市中原区上小田中1015番地内	富士通株式会社
@発	明	者	谷		博	道	神奈川県川崎市中原区上小田中1015番地 内	富士通株式会社
@発	明	者	相	馬	紀	子	神奈川県川崎市中原区上小田中1015番地 内	富士通株式会社
個発	明	者	重	見	修	久	神奈川県川崎市中原区上小田中1015番地 内	富士通株式会社
创出	顧	人	富	士 通	株式会	社	神奈川県川崎市中原区上小田中1015番地	
Oft	理	人。	弁理	土里	鈴木 第	さ祐		
最終	頁。	こ続く						

1. 発明の名称

半導体基板の連続処理システム

- 2. 特許請求の範囲
- 1. 製品プロセス加工部(4)の製品を搬送機構(2)によ り搬送する半導体基板の連続処理システムにおい

複数の同種の製品プロセス加工部(4-11)(4-12) ----の更に複数組(4-21)-----,(4-31) ----を具備し、そ れぞれインタフェース郎(5-11)……,(5-21) ……を介 して搬送機構②と結合され、

且つ該搬送機構(2)と結合されるストッカ(6)と検 査装置のと、

核搬送機構(2)の搬送を制御する搬送制御郎(8)と を具備し、

該搬送制御館側において予め定義された製品の 工程経路に基づき、耽る製品プロセス加工部(4)で 加工したものが検査装置(の/ストッカ(5)を経由し て再び何れかの製品プロセス加工部(4)での加工を 可能とするように遊送機構(2)により搬送させるこ

논

を特徴とする半導体基板の連続処理システム。

- Ⅱ. 請求項第 『項記載のインタフェース部は、各製 品プロセス加工部の小規模搬送機構に対する移載 機構と、ウエーハ識別部と、バッファ部とを耳憶 することを特徴とする半導体基板の連続処理シス
- □. 請求項第Ⅰ項記載のストッカは、製品プロセス 加工部が繁忙のとき一時的に収納するように制御 された構成とし、ストッカから搬送機構に移載す るときは、繁忙でない製品プロセス加工部を選択 するように制御することを特徴とする半導体基板 の連続処理システム。
- Ⅳ. 請求項第Ⅱ項記載のパッファはウェーハ収納部 で構成され、インタフェース台に対し脱着可能な 構造とし、搬送処理が非稼動のときに製品プロセ ス加工部への製品の供給及び製品プロセス加工部 からの製品の取り出しを可能とすることを特徴と する半導体基板の連続処理システム。

3. 発明の詳細な説明

[低要]

本発明は搬送機構とそれに結合する加工部とに より効率良く処理する半導体基板の連続処理シス テムに関し、

連続処理システムの効率を向上させるため同一 工程を複数の部門で並列的に行わせて、 鞍送装置 と結合するなどの構成を採用し、少量多品種生産 に適したシステムを提供することを目的とし、

[発明が解決しようとする課題]

第7 図においては、各工程部門が個別に接送機 構と結合しているから工程部門の一つに若し故障 が発生したのみで、全工程部門の処理が出来ずに 工場が全停止となる。また各工程の単位処理に及 ことで構成する。

[産業上の利用分野]

本発明は搬送機構とそれに結合する加工部とに より効率良く処理する半導体基板の連続処理シス テムに関する。

従来、コンペア式の撥送機構により少量多品種の半導体製品を生産するとき、製造工程毎に割当てた装置であるため、小さな故障により停止することがあると、全生産ラインを停止させる必要があり、絨に非能率であった。そのため搬送装置を使用しながら出来るだけ能率良く半導体製品を生産する処理システムを開発することが要望された。 [従来の技術]

半導体製品は従来のダイナミック・ランダムアクセス型メモリの場合におけるような汎用品の大量生産からASIC(特殊応用型集積回路)のゲートアレイなどユーザ指向の少量多品種生産になりつつある。ASICを生産する上で最も重要な点は、ユーザから要求された製品を出来るだけ短時間で納入することである。

も時間を要するもの(最も能率の悪いもの)を基 体として、各工程についての要処理時間を定める から、工場全体として見るとき極めて能率が悪く なった。

本発明の目的は前述の欠点を改善し、連続処理 システムの効率を向上させるため、同一工程を複 数の部門で並列的に行わせて搬送機構と結合する などの構成を採用し、少量多品種生産に適したシ ステムを提供することにある。

[課題を解決するための手段]

第1図は本発明の原理構成を示す図である。第 1図において、2は搬送機構、4-11.4-12 ·····,4-21 ·····,4-31 ······は製品プロセス加工部、5-11·····,5-21 ····· はインタフェース部で各製品プロセス加工部と対 応するもの、6 はストッカ、7 は検査装置、8 は 搬送制御部を示す。

製品プロセス加工部4の製品を搬送機構2により搬送する半導体基板の連続処理システムにおいて、本発明は下記の構成としている。即ち、

複数の同種の製品プロセス加工郎4-11.4-12 ……

[作用]

製品プロセス加工部4-11.4-12 ……と、4-21.4-22.と4-31.4-32 ……はそれぞれ同種の製品プロセス加工部を複数投けていることを示し、それらは個別にインタフェース部を介して搬送機構 2 と結合されている。図示しないウェーハは固有の番号を付されて、搬送制御部 8 において所定の処理工程を定義されてから、搬送機構 2 により製品プロセス加工部 4 の或るものに移され当初の例えばアルミニウム・パターンニング加工を行う。次に搬送機

いる。各プロセス加工部は2つのプロックで1組を構成しているが、3個以上を並列的に設けることもある。 協送機構2として環状のものを示していあるが、これは往復動作するものでも良く、例えば台車にウエーハを載せて厳送させる。第2図に示す構成では、検査装置7が3つの装置を並列的に具備して、各検査装置と搬送機構2との間には後述するインタフェース部と同様なインタフェース部7-11.7-12.7-13を設けておくことが望ましい

ウエーハは当初において処理される工程経路を個別に後述するように定義付けられている。 そのため検査装置により検査が終了し、次の何の機類のプロセス加工部へ行くかについては、工程が予た定義されている。 そして複数個のプロセス加工部の何れに入るかについては加工部インタフェースにおけるバッファの一時的収納量の少ない方、または加工部の稼働中の方へ僻送されて行く。

第3図は工程経路の定義を説明する図である。 A工程が電子ピームによる工程を示し、B工程が

[実施例]

第2図は本発明の実施例として、製品プロセス加工部4と検査装置?が同種のものを2~3組具備していることを示す図で、第1電子ビーム露光部4-11、第2電子ピーム露光部4-12などを示して

光線による工程を示している。即ち、アルミニゥ、 な膜について層間膜を介して二つの層にわたた。、 各層間のコンタクトホールを作る工程をして、で 子ピームと光線による別々の工程を辿るときでして、で っても、その途中のエッチング工程を行うプロセ ス加工部に到るときは共用して行うことが示されている。このように機送送制御部8に対し製品成いに 程経路を定義するとき、途中における共用成いた 程経路を定義するとき、途中における共用成いた とに充分に注意しながら行う必要がある。

り図示しないウエーハ厳送台に載ったウエーハが 指定された製品プロセス加工部のインタフェース 部5-111 に達したとき、搬送機構2とプロセス加 工部との位置的レベル差を解消するように、後述 するエレベータが動作する。次にパーコード読取 器12-1でウエーハを識別し、このプロセス加工部 で処理すべき製品か否かを判断する。処理すべき ウエーパであるときは必要に応じバッファ13-1に 入れたり、直ぐ処理を始める。パッファ13-1,13-2 を設けたため製品プロセス加工部における処理タ クトを各加工部で厳密に揃える必要性がない。ま たパッチ処理を行うことが出来る。この製品プロ セス加工部において所定の処理が終了したウエー ハはインタフェース部5-112 に搬送され、インタ フェース部5-111 の場合と同様な動作により鍛送 機構2に移り、次のプロセス加工部へ搬送される。 第4図におけるプロセス加工部制御装置10は以 上の動作を統括制御する。また制御装置14-1,14-2 は各インタフェース部5-111.5-112 の動作を制御 する。更に制御装置15は製品プロセス加工部4口における動作を制御する。

次に第5図は第4図に示すインタフェース部5-111 内の具体的構成を示す図である。第5図にお いて12-1はパーコードリーダでウエーハ識別装置 の例を示す。16はウエーハ台、17-1はエレベータ、 17-2はエレベータガイドを示す。例えば図の上方 に設けられている搬送機構2から所定のウエーハ をエレベータガイド17-2によりガイドされたエレ ベータ17-1がウエーハ台16と示すようにインタフ ェース台19と同じレベルまで降下する。次にハン ドラ18と示すロボット機構によりウエーハ台16か らウェーハを取り出し、ウエーハの向きを識別し 必要な回転を行いパーコードリーダ12-1へ送る。 このときアルミニゥムを使用して製作したバーコ ードがウエーハのオリフラ側に予め設けられてい るから、パーコードリーダ12-1において赤外線を パーコードに照射しその反射光を例えばCCDに より読取る。パーコードにより読取られたデータ はウエーハの戸籍に相当するから、例えば図示し ないプロセス加工部制御装置10により当該加工

部において加工処理すべきウェーハであるか否か を判断できる。処理すべきウエーハであればそれ が直ぐ処理すべきものか、一旦バッファに収納さ れて一時待機するかがハンドラ18に通知されて 所望の動作を行う。図においてインライン装置へ と示す部分を介してウェーハは白矢印で示す方向 に意図をさせられ、図示しない処理部へ行く。バ ッファ13-1は複数枚のウエーハを観習する合成樹 脂製のもので多数の棚を有している。そしてイン タフェース台19上に置かれ、ハンドラ18側からウ エーハを出し入れする。ウエーハの出し入れは搬 送機構2 からの搬送処理が非稼動のときに製品プ ーセス加工部への製品の供給を行う。そしてこの 第5 図と同様なものが製品プロセス加工部の加工 済み製品出口に存在するから、そのものは加工部 からの製品を取り出して搬送機構2へ移動するよ うに処理される。

若し、インタフェース部5-11における機送機構 2 からの移動機構が障害のため移動不能となった とき、作業者がパッファ 1 3 のみをインタフェー ス台から取り上げて、所定のプロセス加工部へ運び出すことを可能としている。そのため厳送機構との間の移動機構に軽微な障害が発生することが起こっても全体の処理動作がダウンすることが防止できる。

第6図は製品プロセス加工部などで使用できる小規模機送機構についての構成を示す図である。 第6図において、24は小規模機送機構、例えばベルトコンペアを、25-1,25-2 ……は各処理装置を示す。21と示す移載機構により搬送機構2により移動されて来たウエーハを、小規模搬送機構24に移動する。そして処理装置25-1などを適宜使用して処理する。

[発明の効果]

このようにして本発明によると、同種の製品プ

ロセス加工部を複数設けたため、半導体製品の品 種が種々異なっていても容易に対応して能率良く 生産が出来る。多数の処理を異なる処理時間によ り順次処理して行くことについても適宜の方の加 工部を使用して加工処理できるからである。また パッチ処理によって生産することが出来、製品プ ロセス加工部の加工済みウエーハをその郁度検査 しているから、各加工部対応の品質管理を行うこ とが可能である。更に搬送機構に製品ストッカを 結合させ、同種の製品プロセス加工部を複数具備 しているため、障害発生に対し臨機応変に対処で きて搬送効率が上がる効果を有する。またプロセ ス加工部と搬送機構との間のインタフェース部に パッファを設けるときは、ストッカとの強調動作 を行うことが出来て、加工済み製品の流れが極め て滑らかとなり、製品の仕上がり時間が短縮化さ ns.

4. 図面の簡単な説明

第1図は本発明の原理構成を示す図、

第2図は本発明の実施例として製品プロセス加工 部などの構成を示す図、

第3図は工程の定義を説明するための図、

第4図はインタフェース部の構成を示すプロック 図、

第5図はインタフェース部の具体的構成を示す図、 第6図は小規模厳送機構を例示する図、

第7図は従来の半導体基板の連続処理システムの 構成を示す図である。

2 … 搬送機構

4-11.4-12 …製品プロセス加工部


5-11.5-12 …インタフェース部

6…ストッカ

7….検查装置


8 … 搬送制御部

特許出願人 富士通株式会社 代 理 人 弁理士 鈴木栄祐





本発明の原理構成図

第1図





実施明の構成図 第2図






第 4 図





-236-



従来のシステム 構成図

第 7 図

第1頁の続き ⑫発 明 者 宮 崎 隆 之 A

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内